Datasheet MIK51SC72D (K5016ВГ1) (Микрон) - 3

MIK51SC72D (K5016ВГ1)

Инв.№ 598А ОДНОКРИСТАЛЬНЫЙ МИКРОНТРОЛЛЕР С ПОДДЕРЖКОЙ ШИФРОВАНИЯ

Ноябрь 2011 – корректировка август 2013 ОПИСАНИЕ АРХИТЕКТУРЫ На рисунке 1 приведена блок-схема микроконтроллера. 364 Кбайт Рис. 1 Блок-схема микроконтроллера. ЦПУ Процессор совместим по системе команд с микроконтроллером 8051 и имеет набор дополнительных команд управления расширенной памятью. Используя встроенный генератор с ФАПЧ, внутренний тактовый синхросигнал программируется до 33 МГц, независимо от внешнего тактирующего сигнала. Микроконтроллер имеет оптимизированную архитектуру с переменным временем выполнения команд и выполняет инструкции до 4 раз быстрее стандартного 8051 при той же тактовой частоте. Процессор может адресоваться к 8 Мбайт памяти программ и 8 Мбайт памяти данных. ПАМЯТЬ Микросхема имеет 160 Кбайт пользовательского ПЗУ, 256+512 байт внутреннего процессорного ОЗУ, 6 Кбайта основного ОЗУ, 128 байт области регистров специальных функций (SFR) и 72 Кбайта ЭСППЗУ. Микросхема имеет память области защиты размером 128 байт, которая включает в себя: • 64 байт: аппаратно защищенная от модификации область памяти • 64 байт: аппаратно защищенная от стирания область памяти для аппаратной блокировки возможности перепрограммирования областей памяти EEPROM, организации счетчиков доступа и механизма защиты на стадиях производства и транспортировки. МОДУЛЬ УПРАВЛЕНИЯ ПАМЯТЬЮ Модуль управления памятью обеспечивает контроль выхода адресов за границы памяти и отображение памяти программ на ЭСППЗУ и ОЗУ. МОДУЛЬ ПРЕРЫВАНИЙ Модуль прерываний поддерживает 10 источников прерываний, включая немаскируемое прерывание NMI, которое вызывается при срабатывании механизмов защиты. Все источники прерываний кроме прерывания NMI могут быть программно отключены. Прерывания обслуживаются процессором в соответствии с запрограммированным приоритетом. www.mikron.ru © ОАО «НИИМЭ и Микрон» 3