Datasheet Texas Instruments SN74F112DR — Ficha de datos

FabricanteTexas Instruments
SerieSN74F112
Numero de parteSN74F112DR
Datasheet Texas Instruments SN74F112DR

Chanclas de doble JK de borde negativo disparado con claro y preestablecido 16-SOIC 0 a 70

Hojas de datos

Dual Negative-Edge-Triggered J-K Flip-Flop With Clear And Preset datasheet
PDF, 639 Kb, Revisión: A, Archivo publicado: oct 1, 1993
Extracto del documento

Precios

Estado

Estado del ciclo de vidaActivo (Recomendado para nuevos diseños)
Disponibilidad de muestra del fabricanteNo

Embalaje

Pin16
Package TypeD
Industry STD TermSOIC
JEDEC CodeR-PDSO-G
Package QTY2500
CarrierLARGE T&R
Device MarkingF112
Width (mm)3.91
Length (mm)9.9
Thickness (mm)1.58
Pitch (mm)1.27
Max Height (mm)1.75
Mechanical DataDescargar

Paramétricos

Bits2
F @ Nom Voltage(Max)70 Mhz
ICC @ Nom Voltage(Max)19 mA
Output Drive (IOL/IOH)(Max)-1/20 mA
Package GroupSOIC
Package Size: mm2:W x L16SOIC: 59 mm2: 6 x 9.9(SOIC) PKG
RatingCatalog
Schmitt TriggerNo
Technology FamilyF
VCC(Max)5.5 V
VCC(Min)4.5 V
Voltage(Nom)5 V
tpd @ Nom Voltage(Max)7.5 ns

Plan ecológico

RoHSObediente

Linea modelo

Clasificación del fabricante

  • Semiconductors > Logic > Flip-Flop/Latch/Register > J-K Flip-Flop