Datasheets - Generación de reloj y CI de distribución Analog Devices - 4

Subsección: "Generación de reloj y CI de distribución"
Fabricante: "Analog Devices"
Resultados de la búsqueda: 84 Salida: 61-80

Ver: Lista / Imágenes

  1. IEEE1588 Versión 2 y 1 pps Synchronizer y Adaptive Clock Translator
  2. DPLL doble, entrada cuádruple, 10 salidas, traductor de reloj de tarjeta de línea multiservicio y limpiador de fluctuaciones
  1. Entrada cuádruple, 10 salidas, doble sincronizador DPLL / IEEE 1588 y limpiador de fluctuaciones
  2. Entrada cuádruple, 10 salidas, DPLL doble, sincronizador de 1 pps y limpiador de fluctuaciones
  3. Ultralow Jitter, 4.5GHz PLL con 11 salidas y soporte JESD204B / JESD204C
  4. CI de distribución de reloj de 1,6 GHz, divisores, ajuste de retardo, tres salidas
  5. IC de distribución de reloj de 800 MHz, divisores, ajuste de retardo, tres salidas
  6. CI de distribución de reloj de 1,6 GHz, divisores, ajuste de retardo, dos salidas
  7. Reloj ultrarrápido SiGe ECL / Buffers de datos
  8. 1.8 V, salida 12-LVDS / 24-CMOS, búfer de distribución de reloj de baja potencia
  9. Seis salidas LVPECL, búfer de despliegue de reloj SiGe
  10. Dos entradas seleccionables, 12 salidas LVPECL, SiGe Clock Fanout Buffer
  11. 1,8 V, 6 salidas LVDS / 12 CMOS Memoria intermedia de baja potencia del reloj Fanout
  12. Dos entradas seleccionables, 8 salidas LVPECL SiGe Clock Fanout Buffer
  13. Dos entradas seleccionables, 10 salidas LVPECL, SiGe Clock Fanout Buffer
  14. 2.5 V / 3.3 V, cuatro salidas LVPECL, SiGe Clock Fanout Buffer
  15. Controlador de reloj programable de bajo voltaje 1:10 LVDS
  16. Búfer de 3.3V de bajo ruido 1: 9, DC - 8 GHz
  17. 1.65 GHz Clock Fanout Buffer con divisores de salida y ajuste de retardo
  18. Ruido de fase baja, divisor / controlador de distribución de reloj de salida triple

Ordenar por: relevancia / fecha